Интерфейсы и логика для последовательной передачи данных были разработаны в конце 1980х гг. рабочей группой под названием JTAG (the Joint Test Action Group), образованной специалистами, имеющими значительный опыт в сфере тестирования из компаний Philips, BT, GEC, TI и других. JTAG продолжила свою деятельность как рабочая группа IEEE c целью создания спецификации, ставшей позднее известной под своим официальным названием — IEEE 1149.1, стандартный тестовый порт доступа IEEE и архитектура периферийного сканирования. Стандарт IEEE 1149.1 был выпущен в 1990 году. В дальнейшем у стандарта появлялись расширения — последнее обновление было выпущено в 2013 году (см. IEEE 1149.1-2013).
Стандарт IEEE 1149.1 также известен как JTAG, периферийное сканирование JTAG или 1149.1. Официальное название компонентов с внедренной логикой JTAG — IEEE 1149.1-совместимые компоненты.
Стандарт IEEE 1149.1 определил понятие интерфейса последовательной передачи данных, названный портом тестового доступа (Test Access Port, TAP) и архитектуру тестовой логики, внедренную в микросхемы. В стандарте описан конкретный пример тестовой логики – это так называемый регистр периферийного сканирования, предназначенный для тестирования связей на собранной печатной плате.
Порт тестового доступа (TAP) имеет 4 (иногда 5) сигналов:
- TCK (Test Clock)
- TMS (Test Mode Select)
- TDI (Test Data In)
- TDO (Test Data Out)
- TRST (Test Logic Reset) (опциональный сигнал)
Для упрощения теста инфраструктуры в рамках одной платы часто такие компоненты подключают последовательно таким образом, что TDO предыдущего компонента соединяется с TDI следующего, образуя так называемый канал сканирования.
Архитектура тестовой логики включает в себя один регистр команд (Instruction Register, IR) и набор регистров данных (Data Registers, DR). При загрузке кода операции с помощью сканирования регистра команд выбирается определенный регистр данных, последовательной доступ к которому затем открыт для сканирований регистров данных.
Когда в качестве регистра данных выбран регистр периферийного сканирования, он контролирует контакты компонента, изолируя деятельность его ядра.
Тестовая архитектура из стандарта IEEE 1149.1 определена таким образом, что другие регистры данных могут быть легко добавлены на этапе проектирования интегральной схемы. Например, это может быть отладочная логика микропроцесса/микроконтроллера или логика программирования в современных ПЛИС и СПЛИС. Такие регистры данных определяются как дополнительные стандарты, основанные на первоначальном IEEE 1149.1 и расширяющие его.
Мы всегда рады вам помочь!
Мы решили тысячи проблем, связанных с тестированием собранных печатных плат с помощью сети офисов продаж и наших высококвалифицированных дистрибьюторов. Как только вы становитесь клиентом JTAG Technologies, вы являетесь неотъемлемой частью нашего бизнеса со свободным доступом к нашей всемирной сети поддержки.