BSDL Verifier - верификатор BSDL-моделей | JTAG Technologies

JTAG Technologies

We are boundary scan.

BSDL Verifier - верификатор BSDL-моделей

Устройство является  профессиональным инструментом, позволяющим проверять BSDL-файлы на реальной микросхеме. Причем, обнаруживает оно не только синтаксические и семантические ошибки, но и несоответствие содержимого BSDL-файла самому кристаллу. Verifier также генерирует BSDL-файл в случаях, когда его попросту еще нет для реально существующей ИС. Таким образом при разработке новых ИС с поддержкой периферийного сканирования, BSDL-файл генерируется автоматически аппаратным методом. BSDL-файл (по стандарту IEEE 1149.1b) описывает архитектуру периферийного сканирования компонента: регистр сканирования, ID-коды, коды инструкций и т.д.

  • Поддержка до 512 сигнальных контактов
  • Простое в использовании ПО и оборудование
  • Создает BSDL-файлы для микросхем
  • В комплект входит контроллер JT 3707

Product tabs

Преимущества

Преимущества

  • Создает и/или верифицирует файлы с описанием архитектуры периферийного сканирования (BSDL-файлы) используя реальную ИМС
  • В ПО имеется проводник, который помогает пользователю пройти через процесс генерации/верификации
  • Графический редактор обеспечивает интерактивное создание пин-листа для корпусов PGA и BGA (в случае, если BSDL-файл не существует)
  • Табличный редактор генерирует описание пин-листа для других типов корпусов (в случае, если BSDL-файл не существует)
  • Расширенные отчеты: список ячеек периферийного сканирования, список пинов, списки входов/выходов, информация о регистрах
  • Поддержка широкого диапазона типов корпусов: PGA, BGA, QFP, TSOP и т.д. с автоматическим ПО для генерации соединений