CTPG_M sowie das entsprechende CoreCommander-Modul, das die Kommunikation mit der internen IP Ihres Bausteins ermöglicht, sind alles, was für die Erstellung von Hochgeschwindigkeits-Speicherclustertests in ProVision benötigen.

Vor dem Hintergrund des zunehmenden Anforderung, DDRx und andere Speichertypen mit echter Systemgeschwindigkeit zu testen, hat JTAG Technologies den neuen Corecommander-Testprogrammgenerator (CTPG_M) für ProVision entwickelt. CTPG_M überwindet viele der Probleme, die mit dem Testen von Speicherclustern unter Verwendung herkömmlicher Boundary-Scan-Techniken (IEEE std 1149.1) verbunden sind. Dies sind z.B. fehlende Boundary-Scan-Registers (im Allgemeinen bei kleineren CPUs), fehlender Zugriff auf die notwendigen Speichersignale (vor allem auf synchrone Clock) sowie auch die Anforderung die Schreib-/Lesezyklen mit voller Systemgeschwindigkeit zu testen.

Durch die Verwendung der Leistungsstarken embedded Debug Logik und des Embedded Memory Controllers, können Tests automatisch entwickelt werden, um die oben aufgeführten Probleme zu eliminieren, was einen schnellen und effektiven Testen ermöglicht. Das System nutzt vorhandene Debug-/Emulation Support Optionen, die in Mikroprozessoren implementiert sind oder in FPGAs konfiguriert werden können (siehe CoreCommander). CTPG_M ist jetzt als Option zur JTAG ProVision-Software (CD 23 und höher) erhältlich. Es ist voll kompatibel mit der gesamten Tester-Hardware und dem Diagnosesystem von JTAG Technologies, so dass Diagnosereports auf Pin-Ebene für den Entwickler, Testingenieur oder Anwender zur Verfügung stehen. Die Testergebnisse können auch im Layout- oder Schaltplanviewer angezeigt werden, die von den Visualizer-Tools von JTAG Technologies bereitgestellt werden.