Software

Während Buzz den Pinstatus eines einzelnen Boundary Scan Pins anzeigt und die Prüfung von Verbindung zwischen Pins ermöglicht, erweitert BuzzPlus die Software um eine einzigartige „Seek and Discover“ Funktion. Diese ermöglicht es Knotenpunkte für eine ausgewählte Verbindung zu scannen und somit die Netzverbindung zu „erlernen“.

Dieses Produkt beinhaltet automatisch unser kostenloses Softwaremodul JTAG Live Buzz.

AutoBuzz ist ein absolut neues und einzigartiges Werkzeug.
Beim testen ein board mit JTAG, ist es in der regel notwendig,  designinformationen und eine Netzliste zu haben. Reparatur-Ingenieure haben selten Zugriff auf diese Daten.

Die vorhandenen Boundary Scan Verbindungen („Connectivity Signature“) einer Baugruppe werden automatisch „erlernt“. Grundlage sind lediglich die BSDL Modelle der verwendeten Boundary Scan Bausteine. Durch den „Seek and Discover“-Modus welcher in BuzzPlus und AutoBuzz implementiert wurde (auch keine netzliste eforderlich), kann die erlernte Verbindungsliste einer Referenzbaugruppe verwendet werden, um einen umfassenden Konnektivitätsvergleich mit einer fehlerhaften Baugruppe durchzuführen.

Dieses Produkt beinhaltet automatisch unser kostenloses Softwaremodul JTAG Live Buzz.

Clip ist ein vektorbasiertes Upgrade für das Erstellen und Speichern von Cluster Tests auf Baugruppenebene (Baugruppe verifikation)

Dieses Produkt beinhaltet automatisch unser kostenloses Softwaremodul JTAG Live Buzz.. Die Möglichkeit der Anzeige als Waveform, die der eines Logic-Analyzers ähnelt, zeigt Ihnen, was mit den Signalen auf der Baugruppe passiert. Verwenden Sie die Optionen „Compare On“ und „Set Breakpoint“ um den Test je nach Anforderung auszuführen.

Script basiert auf der Open-Source-Sprache Python™ und stellt eine leistungsstarke Command-and-Control-Struktur bereit, mit der die Ein- und Ausgänge eines Clusters stimuliert und ausgelesen werden können. Durch Script erhalten Sie aber auch die Möglichkeit nicht Boundary Scan fähige Cluster auf Funktion zu prüfen. Durch die in einem Python-Programm enthaltenen High-Level-Routinen kann Script den Zustand einzelner Pins oder ganzer Pin-Gruppen erfassen oder stimulieren. Der Python-Editor vereinfacht die Erstellung einer Testsequenz, sowie die Erfassung der Ergebnisse.

Durch die Erstellung von Testmodellen in Script wird das bauteilorientierte Testen und somit die Wiederverwendung von erstelltem Code ermöglicht. Dank der Open-Source-Sprache Python stehen tausende Hilfsroutinen in verschiedensten Online- Communities zur Verfügung.

Dieses Produkt beinhaltet automatisch unser kostenloses Softwaremodul JTAG Live Buzz.

Die CoreCommander-Routinen steuern die Funktionen des Prozessorkerns (z. B. ARM, PPC, X-Scale, Cortex usw.) mithilfe der integrierten Emulations-/Debug-Funktionen der heute erhältlichen RISC- und DSP-Kerne. Diese wurden entwickelt, um das Testen und Debuggen von Leiterplatten durch Kernel unabhängige Tests zu beschleunigen. CoreCommander bietet zwei Betriebsmodi:

• Interaktiver Modus: direkte Kontrolle der Core
• „Python embedded“ Modus: Die Kontrolle der Core kann per Scripting in ein vollständiges Testprogramm eingebunden werden.
• Dieses Produkt beinhaltet automatisch unser kostenloses Softwaremodul JTAG Live Buzz.

Beachten Sie, dass die Preise der CoreCommander-Module nach Kern gestaffelt sind.

JTAG Live Studio ist eine vollständige JTAG/ Boundary-Scan-Lösung für den Test (Baugruppe verifikation), das Debugging und die Programmierung von Baugruppen. Auf der Basis der standardmäßigen JTAG Live Plattform, die jetzt einen automatischen Scan-Path-Builder enthält, umfasst Studio zusätzlich JTAG Live Buzz, BuzzPlus, AutoBuzz, Clip, Script, JAM, STAPL und SVF-Player sowie einen JTAG Live Controller.

Mit der neusten Version von AutoBuzz können Verbindungen mittels eines Vergleichs mit einer fehlerfreien Baugruppe oder durch das Lernen der Boundary Scan-Pin-Verbindungen über eine aus den CAD-Daten erzeugten (ohne) Netzliste getestet werden. Mit Hilfe von Script lassen sich wiederverwendbare Cluster-Tests und Flash-Programmieraktionen in Python erstellen. Ein Austausch von Ideen ist über unser Anwenderforum auf unserer Internetseite möglich. Tests auf IC-Ebene können durch CoreCommander-Optionen eingebunden werden, die IC-Cores steuern und/oder den Zugriff auf FPGAs erlauben.

JTAG Maps ist eine Erweiterung des Altium Designer EDA-Systems, die es dem Anwender/Ingenieur ermöglicht, die Möglichkeiten der JTAG-Bausteine in ihrem Design schnell zu beurteilen. Bisher mussten Ingenieure oft Stunden damit verbringen, die Boundary-Scan-Netze eines Designs manuell hervorzuheben, um die Fehlerabdeckung zu bestimmen. Heute leistet die kostenlose JTAG Maps for Altium-Plugin all dies und noch mehr, wodurch wertvolle Zeit eingespart, ein gründlicheres DfT ermöglicht und die Markteinführung beschleunigt wird.

Mit oder ohne Boundary-Scan-Modelle – Die BSDL Modelle (Boundary-Scan-Description-Files) sind für jeden JTAG/Boundary-Scan-Prozess von zentraler Bedeutung, da sie genau angeben, welche Pins von JTAG/Boundary-Scan angesteuert oder ausgelesen werden können. JTAG Maps für Altium kann mit oder ohne BSDL-Modelle arbeiten und enthalten eine Option „assume scan covered“. Diese Funktion kann verwendet werden, um die Fehlerabdeckung eines Stecker (unter Annahme, dass das Netz getestet werden kann) anzuzeigen oder um die Unterschiede in der Fehlerabdeckung in einem definierten Bereich darzustellen. JTAG Maps for Altium zeigt automatisch die TAPs (Test Access Ports) auf Basis Ihrer Schaltplandaten an. Die zu den TAPs zugehörigen JTAG-Signale werden getrennt von den „testbaren“ Netzen hervorgehoben.

Sowohl Import als auch Export – die meisten Anwender werden die Anzeige des Boundary Scan Zugriffes verwenden, den JTAG Maps für Altium erzeugt. Jedoch ist es ist es möglich, ein noch detaillierteres Bild zu importieren. Nach der Erstellung eines JTAG ProVision-Projekts können die Daten zur weiteren Analyse in Altium dargestellt werden. Eine einfache Textdatei, mit vollständigen Fehlerabdeckung, kann dann zur Anzeige/Visualisierung wieder in JTAG Maps eingelesen werden.

Optionale Entwickler-Tools – für Ingenieure, die JTAG/Boundary-Scan-Tests direkt auf ihr Design anwenden möchten, bietet JTAG Technologies zwei weitere Optionen: JTAG Live für kostengünstige Funktionstests mit Boundary-Scan und JTAG ProVision, ein vollwertiges automatisiertes System zur Testprogrammerstellung und Bausteinprogrammierung.

Die JTAG ProVision-Software-Suite findet Ihr Einsatzgebiet bei der Erstellung von Boundary-Scan-Tests und Programmieranwendungen für bestückte Leiterplatten und Systeme. Dieses professionelle Boundary Scan Entwicklungstool ist vollständig automatisiert und unterstützt den Import der Entwurfsdaten von mehr als 30 verschiedenen EDA- und CAM-Systemen. Zu den weiteren wichtigen Datenimporten zählen die BSDL files der JTAG Bausteine und die große, bestens gepflegte Modellbibliothek für tausenden Nicht-Boundary Scan fähige Bausteine.

Funktionsweise

Mit ProVision und der dazugehörigen Projektdatenbank können Sie schnell und einfach eine breite Palette von Test- und Progammieranwendungen erstellen. Diese Applikationen können jederzeit validiert, optimiert und in ProVision ausgeführt werden, noch bevor diese in eine fertige Testsequenz zusammengefasst und an die Fertigung übergeben werden.

Das ProVision Entwicklungspaket beinhaltet Tools zur Analyse der Testbarkeit der Baugruppe und der Möglichkeit diese zu visualisieren. Somit können Sie sich noch während der Testprogrammerstellung einen schnellen Überblick über die aktuelle Testtiefe verschaffen, um eventuelle Erweiterungen noch vor der Freigabe einzupflegen.

JTAG Technologies ProVision erzeugt automatisch die komplette Applikation zur Programmierung des Flash Speichers und greift dabei auf unterschiedliche Verfahren des „Bad Block“ handlings zurück (z. B. Smartmedia, GBBM etc.). Eine spezielle Programmausführung (BFMProg) ist dennoch erforderlich, damit diese Applikationen ausgeführt werden können. Auf Grund der Große des zu programmierenden Bereichs, werden kaum komplette Speicher über Boundary Scan programmiert. Sollten Sie jedoch große Files In-System programmieren müssen, wenden Sie sich bitte an Ihre lokalen Applikationsingenieure, um gemeinsam die optimale Programmierstrategie festzulegen.

JFT umfasst eine Reihe von Softwaremodulen, die Boundary-Scan-Test- und Programmiermöglichkeiten unter Python, LabVIEW von National Instruments sowie dem Microsoft .NET-Framework unterstützen. Mit JFT können Anwender JTAG/Boundary-Scan-Testanwendung per Script, VIs oder Programme für Bestückte Leiterplatten und Systeme erstellen. JFT bietet die Möglichkeit einzelne Treiber-/Sensorpins zu deklarieren,  Variable Pin-Gruppen zu definieren oder Registerbits zu steuern. Diese Anwendungen werden in der Regel zum Testen von Logikbausteinen oder Mixed-Signal-Clustern verwendet und können auch in wiederverwendbare Test-„Module“ umgewandelt werden. Durch die Kombination von JFT und embedded JTAG CoreCommander-Testmodulen entstehen effektive, kostengünstige System zum Test von Baustein Peripherie (ADCs, Speichercontroller usw.).

JTAG Visualizer ist ein erweitertes Anzeigemodul zur grafischen Darstellung von PCB Layout und Schaltplan. Der Visualizer lässt sich nahtlos in die Boundary Scan Produktreihe von JTAG Technologies, unabhängig von Einsatzgebiet, einbinden. JTAG Visualizer unterstützt PCB-Daten von verschiedenen CAD-, CAM- und EDA-Herstellern. Der Visualizer bietet dem Anwender bereits in der Entwurfsphase – DfT (Design for Test) entsprechende Rückmeldungen zur momentanen Fehlerabdeckung, welche grafisch direkt im Design angezeigt werden kann.

In der Fertigung und bei der Testprogrammerstellung dient der Visualizer zur Darstellung fehlerhafter Netze und Bausteine (Kurzschlüsse, Unterbrechungen, Stuck-ats etc.). Diese werden direkt im Layout- und Schaltplan, angezeigt.

CTPG_M sowie das entsprechende CoreCommander-Modul, das die Kommunikation mit der internen IP Ihres Bausteins ermöglicht, sind alles, was für die Erstellung von Hochgeschwindigkeits-Speicherclustertests in ProVision benötigen.

Vor dem Hintergrund des zunehmenden Anforderung, DDRx und andere Speichertypen mit echter Systemgeschwindigkeit zu testen, hat JTAG Technologies den neuen Corecommander-Testprogrammgenerator (CTPG_M) für ProVision entwickelt. CTPG_M überwindet viele der Probleme, die mit dem Testen von Speicherclustern unter Verwendung herkömmlicher Boundary-Scan-Techniken (IEEE std 1149.1) verbunden sind. Dies sind z.B. fehlende Boundary-Scan-Registers (im Allgemeinen bei kleineren CPUs), fehlender Zugriff auf die notwendigen Speichersignale (vor allem auf synchrone Clock) sowie auch die Anforderung die Schreib-/Lesezyklen mit voller Systemgeschwindigkeit zu testen.

Durch die Verwendung der Leistungsstarken embedded Debug Logik und des Embedded Memory Controllers, können Tests automatisch entwickelt werden, um die oben aufgeführten Probleme zu eliminieren, was einen schnellen und effektiven Testen ermöglicht. Das System nutzt vorhandene Debug-/Emulation Support Optionen, die in Mikroprozessoren implementiert sind oder in FPGAs konfiguriert werden können (siehe CoreCommander). CTPG_M ist jetzt als Option zur JTAG ProVision-Software (CD 23 und höher) erhältlich. Es ist voll kompatibel mit der gesamten Tester-Hardware und dem Diagnosesystem von JTAG Technologies, so dass Diagnosereports auf Pin-Ebene für den Entwickler, Testingenieur oder Anwender zur Verfügung stehen. Die Testergebnisse können auch im Layout- oder Schaltplanviewer angezeigt werden, die von den Visualizer-Tools von JTAG Technologies bereitgestellt werden.

Das PSA- oder Production Stand-Alone-Paket ist seit viele Jahre unsere Standard-Execution-Software, welche von CEM/OEM Herstellern eingesetzt wird, sobald ein unabhängiger Boundary Scan Test Platz bzw. Programmierstation benötigt wird. Die PSA Lösung wurde Ende der 90er Jahre auf den Markt gebracht, um eine Stand Alone Ausführungspaket, für die Classic Applikationen, in der Produktion anzubieten. Von diesen Systemen sind noch heute mehrer Tausend im Einsatz.

Testingenieur können mit dem integrierten AEX (Application Executive) Manager schnell und einfach eine Testsequenz erstellen und ausführen. Neben if-, then-, else-, goto-Funktionen kann die Sequenz auch weitere Anforderungen abdecken. So besteht die Möglichkeit via Kommandozeile weitere externe Funktionen aufgerufen, Testberichte mit Seriennummern zu erstellen, Testergebnisse in eine Datenbank zu exportieren usw.. PSA umfasst Treiber für alle bestehenden JTAG Controller.

Mit JTAG ProVision Flash/PLD können Sie Tausende verschiedener PLD Typen, mit Ihren zahlreichen Datenformaten, programmieren. Die Anwendungen zur Programmierung von Flash-Speicher umfassen erase, blank-check, program, verify, lock, unlock und read_id. Diese Schritte stehen für mehr als 20.000 Bausteine zur Verfügung.

JTAG ProVision Flash/PLD ist das einfachste und schnellste Werkzeug zur Entwicklung von ISP-Applikationen (In-System Programming). Es bietet unerreichte Flexibilität durch die Unterstützung von mehreren Ketten, multiple Designs und einer wiederverwendbaren Projektdatenbank.

Fast alle heutigen programmierbaren Logikbausteine (CPLDs und FPGAs) verwenden heutzutage die IEEE std 1149.1-Schnittstelle,, um auf ihre proprietären Konfigurationskreise zuzugreifen. Bis 2001 galt das populäre SVF (Serial Vector Format) als der De-facto-Standard für das Übertragen der entsprechenden Konfiguration. SVF ist bis heute eines der populärsten Formate.

Da die IC-Hersteller jedoch darum wetteiferten, das optimale Datenformat/die optimale Sprache zu In-System-Konfiguration der Bausteine bereit zu stellen, wurden weitere  Standards (JAM, STAPL, XSVF usw.) veröffentlicht.  Das IEEE-Normenkomitee genehmigte dann aber einen universellen Standard, der auf Designs mit Bausteinen mehrerer Hersteller angewendet werden konnte. Der IEEE Std 1532 wurde schließlich 2001 veröffentlicht  und als Teil dieses Standards wurde ein universelles Datenformat ‚ISC‘ neben verbesserten BSDL-Modellen für konforme programmierbare Bauteile eingeführt.

Seit der Einführung der allerersten PLDs mit der Möglichkeit der JTAG-Programmierung hat JTAG Technologies zeitnahe Support-Pakete entwickelt, die es Endanwender ermöglichen, alle Bausteine der verschiedenen Hersteller mit hoher Geschwindigkeit zu programmieren. Heute wird diese Unterstützung durch JTAG ProVision und die PIP- sowie Symphony-Tester-Integrationspakete bereitgestellt.

Die SCIP-Reihe (Serial Controlled IC Programmer) von JTAG Technologies umfasst eine breite Palette von Softwaremodulen, die von Test- und Entwicklungsingenieuren eingesetzt werden, um die breite Anzahl von unterschiedlichsten In-system Programmierungen durchzuführen ohne zusätzliche Hardware einsetzten zu müssen.

Obwohl viele Bausteine auf dem JTAG Standard aufsetzten (IEEE Std 1149.1) und diese Schnittstelle zum Test und zur Programmierung eingesetzte werden, hat sich im Bereich der Standardisierung zur Programmierung von internem Speicher (Flash) nur wenig getan. Die Verwendung „privater“ Anweisungen und nicht konformen Implementationen der State Maschine haben dazu geführt, dass Boundary Scan Werkzeuge nicht mehr in der Lage sind die Vielzahl der Bausteine, welche JTAG also Programmierschnittstelle verwenden mit Standardlösungen zu bedienen. Hinzu kommt eine zweite Sparte von Bausteinen, welche über alternative Schnittstellen (meist Reduzierter Pinanzahl) programmiert werden. Beispiele für diese alternativen Schnittstellen sind BDM, SPI, Spy-by-wire etc. Die SCIP-Module von JTAG Technologies überwinden diese Hürden und bietet Ihnen Zugriff auch auf diese Bausteine.

Während ein vollständiges ProVision-System die Entwicklung und Ausführung von Test- und Programmieranwendungen ermöglicht, kann die gleiche vertraute Benutzeroberfläche mit reduzierter Funktionalität für den Produktionstest verwendet werden. ProVision Plattform kann je nach Anforderung lizensiert werden. So besteht die Möglichkeit lediglich Boundary Scan Tests auszuführen oder nur die ISP Programmierung von Flash- bzw. PLD Bausteinen zu unterstützen. Selbstverständlich sind auch kombinationen der Plattformmodule möglich.

Jeder der drei Plattformlizensen (Test, Flash, CPLD) bietet die Möglichkeit ProVision Entwicklungarchive zu extrahieren und die erstellten Applikationen entsprechend der Lizenzsierung auszuführe. Die Testergebnis können im vertrauten TTR-Format (Truth Table Report) analysieren werden bzw. durch unsere optionale Diagnosesoftware auf Pin- und Netzebene heruntergebrochen werden. Des Weiteren enthält die Plattformlizenz unseren bekannten AEX (Application Executive) Manager, der es Ihnen erlaubt komplexe Ablaufstrukturen (inkl. if-, then-, else- und goto-Strukturen) für Test- und Programmierabläufe schnell und einfach zu erstellen.

Trotz der großen Anzahl von ICs mit JTAG (IEEE Std. 1149.1) Boundary Scan Registern (BSR), gibt es eine signifikante Anzahl von Mikroprozessoren und DSPs mit unzulänglichen oder ohne Boundary Scan Register. CoreCommander Micro greift bei diesen Bausteinen auf den On-Chip Debug Mode zurück und erhält somit die Möglichkeit auf die Access Ports des Controllers und die eingebundenen internen Peripheriecontroller zuzugreifen und „Kernel gesteuerte“ Tests auszuführen. Ähnliche Vorgehensweise wurde beim Einsatz von Fiel Programmable Gate Arrays (FPGAs) umgesetzt. Der Testingenieur kann über das JTAG Interface direkt auf die internen Ressourcen des Gate Arrays zugreifen. Unser CoreCommander FPGA Modul enthält ein Translater Interface, welcher es erlaubt, über unsere JTAG Hardware, die Kontrolle des embedded IP Cores, über das entsprechende Bus Interface (z.B. Wishbone, Avalon usw.), zu übernehmen.

Neben der Unterstützung von testorientieren Softwarelösungen wie zum Beispiel National Instruments LabView/TestStand, bietet JTAG Technologies weitere Integrationspakete zur optimalen Integration in bestehende Testumgebungen.

So existieren für C/C++ unsere PIP/DLL Lösung, für .NET Framework-Systeme, wie Visual C, Visual Basic etc., bieten wir PIP/.NET und für ältere VB-Compilers existiert PIP/VB. Auch die Möglichkeit DOS/Win Befehle über Command Line aufzurufen besteht und wird von PIP/EXE bereitgestellt. Jedes PIP-Paket umfasst die volle Funktionalität zum Laden und Ausführen von Test- und Programmierapplikationen über unseren DataBlaster oder Explorer Familie (JTAG IEEE Std. 1149.1 Boundary Scan Controller).

Als langjähriger Allianzpartner von National Instruments bietet JTAG Technologies eine breite Palette hochwertiger Integrationsmodule für die Steuerungs- und Testausführungspakete von National Instruments (TestStand, LabView und LabWindows/CVi). Im Rahmen unserer PIP-Reihe (Production Integration Packages) bieten wir unseren Kunden seit über 10 Jahren optimale Intgrationen, um Boundary Scan und Programmierapplikationen schnell und einfach in die Sequenzen von National Instruments zu integrieren.

Durch die Erweiterung unserer Entwicklungs- und Produktionssysteme durch die Boundary Scan Diagnose Software können Fehlerursachen wie unerwünschte Netzverbindungen (Kurzschlüsse), Offene Pins, fehlende Netze oder sogar verdrehte Verbindungen einfach erkannt und diagnostiziert werden. Die BSD Test-Diagnose meldet Fehler in Klartext zusammen mit Pin-Level-Informationen. Diese Fehleraussage lassen einfache Rückschlüsse auf die verschiedenen Fehlerzustände zu.

Des Weiteren kann die Standarddiagnose durch ein entsprechendes kundenspezifisches Fehlerverzeichnis erweitert werden, welches gerade bei Clustertests sehr behilflich ist. Auf diesem Weg lassen sich Fehler anzeigen, die tief in der internen Struktur eines Funktionalen Logik Blocks liegen. Das Diagnosetool ist eine optimale Erweiterung des unseres Truth Table Reporters (TTR), welcher in unserer ProVision Entwicklungsumgebung und unseren Production Ingegration Packages mitgeliefert wird. Die Boundary Scan Diagnose ist standardmäßig in unserer Symphony Runtime Lösungen implementiert. Die Symphony Lösungen, welche von JTAG Technologies entwickelt wurde, dienen dazu Boundary Scan Applikationen optimal in 3rd Part ATE Systeme zu implementiert und die Synergien beider Systeme zu nutzen.