Teststrategie für bestückte Leiterplatten
Wie behalten Sie (als OEM) die Qualität und die Kosten Ihrer (ausgelagerten) Produktion in der heutigen Zeit der Miniaturisierung der Elektronik im Griff? Es wird schließlich immer schwieriger oder sogar unmöglich, die heutigen Baugruppen, bei denen nicht mehr alle Netze mit Testpunkten versehen werden können, mit traditionellen Methoden zu prüfen. Aber auch die Produktionskette wirft neue Fragen auf. Wie behalten Sie den Einblick in das, was für Sie produziert wird und was können Sie tun, um z.B. Ihren EMS-Partner zu entlasten und gemeinsam Lösungen zu finden?
Der Prozess beginnt bereits in der Design-Phase Ihrer Elektronik mit der Definition einer geeigneten Teststrategie. Bereits in dieser Phase ist es wichtig, zu analysieren, mit welchen Testmethoden Sie die gewünschte Qualität und die damit verbundene Fehlerabdeckung erreichen können. Diese Erkenntnis hilft Ihnen, die Parameter mit dem Hersteller Ihrer Elektronik abzustimmen.
Lesen sie weiter in das magazine auf die seite von Electronik Fab
oder im pdf electronic fab 1-2021 JTAG herunterladen
The many faces of the JTAG interface port
For many the term “JTAG” is still a point of confusion; for some engineers it is a device-programming port while for others it is for plugging in a microprocessor emulator or debugger, whereas, in fact, it was originally devised for neither. JTAG is an acronym of “Joint Test Action Group”, and initially the aim was to provide an alternative system to aid circuit board assembly testing, i.e. for detecting and diagnosing assembly errors such as solder shorts, lifted pins and missing/badly-placed components. The Group in JTAG refers to a small number of test professionals who met over a period of four to five years from 1985, to devise a scheme to embed test circuitry into digital devices with the aim of assisting in the structural test of PCBA(s). Similar schemes had been developed unilaterally by device manufacturers, such as IBM’s LSSD, but at that point there was no interoperability standard that all vendors could comply to. By 1990, the JTAG system, also known as “boundary-scan”, was officially an IEEE standard number 1149.1.
Read full article on Electronics world
We like to keep you informed
JTAG Technologies – Corporate Story
Wir sind uns dessen kaum bewusst, aber die Welt würde sich fast nicht mehr drehen, wenn es keine Elektronik gäbe. Gesundheitswesen, Mobilität, wissenschaftliche Forschung und vieles mehr verlassen sich alle auf Leiterplatten. Elektronik kann unser Leben retten und muss daher zuverlässig sein und genau so funktionieren, wie es vorgesehen ist. (mehr …)
Visualizer with Features for Faster Debug
Wide-ranging CAD support
With its wide range of CAD (EDA) tool import filters Visualizer is the number one choice for professional boundary-scan development and test engineers. Users can import schematic data direct from Mentor (Pads, DxDesigner, Capture) Cadence Altium and Zuken tools as well as board layout information in ODB++ and a dozen other vendor specific formats.