Die serielle Schnittstelle und Logik wurde ursprünglich von einer Gruppe von Testexperten von Philips, BT, GEC, TI und anderen, die als JTAG (Joint Test Action Group) bekannt sind, in den späten 80er Jahren entwickelt. Die Gruppe wurde als IEEE-Arbeitsgruppe fortgeführt, um den endgültigen Standard abzuschließen, der dann den offiziellen Namen erhielt: IEEE Std 1149.1, IEEE Standard Test Access Port und Boundary-Scan-Architektur. Die Norm wurde erstmals 1990 veröffentlicht. Seitdem wurden zahlreiche Anpassungen vorgenommen und das letzte Update erfolgte 2013, siehe IEEE 1149.1-2013.
Der IEEE Std 1149.1 wird oft mit anderen Namen wie JTAG, JTAG Boundary-Scan oder Dot1 bezeichnet. JTAG-Bausteine werden offiziell als IEEE 1149.1-konforme Bausteine bezeichnet. Die Norm definiert die serielle Schnittstelle, den so genannten Test Access Port (TAP), und die in Bausteinen integrierte Testlogik. Die spezifische Testlogik ist in der Norm definiert, das Boundary-Scan-Register, dieses ermöglicht Verbindungen zwischen Bausteinen auf einer Baugruppe zu testen. Der TAP verfügt über vier (optional fünf) Signale:

TCK (Test Clock)
TMS (Test Mode Select)
TDI (Test Data In)
TDO (Test Data Out)
TRST (Test logic Reset) (optional)

Um die Test-Infrastruktur innerhalb einer Baugruppe zu vereinfachen, ist es üblich, die Bausteine seriell zu verbinden (Daisy Chain). Der TDO vom ersten Baustein wird mit TDI des nächsten (und so weiter) zu einer sogenannten Scankette verbunden.

Die interne Testarchitektur eines Bausteins besteht aus dem Instruktion Register (IR) und mehreren Daten resgistern (DR). Indem man das Instruktionregister mit einem Opcode (Adresse) lädt, wird ein bestimmtes Datenregister ausgewählt, auf das im Anschluss zugegriffen wird. Wird das Boundary-Scan-Register als Datenregister ausgewählt, steuert dieses die Pins des Bausteins (EXTEST) und isoliert gleichzeitig die Core.

Die Testlogikarchitektur von Dot1 ist so definiert, dass andere Datenregister (DRs) in einem Chip-Design einfach hinzugefügt werden können. Zum Beispiel die Debug-Logik von Mikroprozessoren und Mikrocontrollern oder die Programmierlogik in modernen CPLDs und FPGAs. Diese Datenregister sind in zusätzlichen Standards definiert, die auf dem ursprünglichen Dot1 aufbauen und ihn erweitern.

Wir helfen Ihnen gerne weiter!

Durch die enge Zusammenarbeit mit unseren Kunden konnten wir Tausende Testprobleme lösen. Sobald Sie Kunde von JTAG Technologies werden, sind Sie ein integraler Bestandteil unseres Unternehmen und haben ebenfalls vollen Zugriff auf unser weltweites Support-Netzwerk.