Standardisierung der PLD-Programmierung: IEEE 1532
Programmierbare Logikbausteine (PLDs und FPGAs) der meisten großen IC-Hersteller erfüllen seit vielen Jahren die ursprüngliche und auch neuere IEEE 1149.1-Spezifikation. Das bedeutet, dass diese Bausteine als Board-Testressource verwendet und die Bausteine selbst mit einem Boundary-Scan-System In-system-Programmiert werden können. Die Komplexität entstand durch die große Vielfalt an verschiedenen Programmieralgorithmen und Datenformaten, die von den unterschiedlichen Anbietern verwendet werden. Trotz dieses Problems ist Boundary-Scan seit vielen Jahren eine bevorzugte Methode zur Programmierung von PLDs und FPGAs.
Eine Erweiterung zum 1149.1 Standard, wurde um das Jahr 2000 herum entwickelt. Eine Methodik, um die Programmierung dieser Bausteintypen zu standardisieren. Mit IEEE 1532 können entsprechend konforme Bausteine, unabhängig vom Hersteller, konfiguriert (beschrieben), zurückgelesen, gelöscht und verifiziert werden. Dies kann einzeln oder aber gleichzeitig (GANG) erfolgen. Der Programmieralgorithmus ist im IEEE 1532 konformen BSDL-File beschrieben. Die Programmiertools von JTAG Technologies unterstützen 1532-konforme Bausteine und generieren die jeweiligen Applikationen automatisch.
Wir helfen Ihnen gerne weiter!
Durch die enge Zusammenarbeit mit unseren Kunden konnten wir Tausende Testprobleme lösen. Sobald Sie Kunde von JTAG Technologies werden, sind Sie ein integraler Bestandteil unseres Unternehmen und haben ebenfalls vollen Zugriff auf unser weltweites Support-Netzwerk.