Frequently Asked Questions | JTAG Technologies

JTAG Technologies

We are boundary scan.

Frequently Asked Questions

Welcome to JTAG Technologies' FAQ. If you don't find your questions answered here please feel free to contact us.

Die Technologie

Die Kettenarchitektur, die ProVision bewältigen kann, ist nicht begrenzt. Die Belastbarkeit der TAP Ausgänge und TCK Geschwindigkeiten der einzelnen Ketten sollten jedoch beim Design in Betracht gezogen werden. Weitere Informationen finden Sie in der DFT-Broschüre. ProVision erkennt Ihre Kettentopologie automatisch, damit Sie diese nicht eingeben müssen und sicher sein können, dass keine Fehler auftreten.

Die Anzahl der Ketten, die die JTAG Technologies-Software bewältigen kann, ist nicht begrenzt. Es geht keine Testabdeckung verloren, wenn Sie mehrere Ketten verwenden. In vielen Fällen bietet das Partitionieren Ihrer Platine in mehrere Ketten mehr Design-Flexibilität und kann die Leistung Ihrer Boundary-Scan-Abläufe beschleunigen. Aus diesem Grund empfehlen wir nachdrücklich die Verwendung mehrerer Ketten auf Ihrer Platine. Weitere Details finden Sie in unseren DFT-Broschüren für den Entwurf auf Baugruppenebene oder auf Systemebene.

Lesen Sie die BSDL-Datei des IC-Herstellers. Ist das Gerät konform, sollten die Anmerkungen darauf hinweisen. Prüfen Sie die BSDL auch auf spezielle Anforderungen und Design Warnungen. In einigen Fällen kann es erforderlich sein, bestimmte Pins auf einem definierten Pegel zu halten, um Boundary-Scan-Abläufe durchführen zu können. Wenden Sie sich im Zweifelsfall an den Hersteller und JTAG Technologies.

In vielen Fällen benötigt nur ein Bruchteil der ICs auf einer Baugruppe Boundary-Scan zum Testen einer signifikanten Anzahl von Netzen. Viele Boundary-Scan-Bauteile tendieren dazu komplexe ICs (FPGAs, PLDs, Mikroprozessoren, ASICs etc.) mit einer großen Anzahl von I/Os zu sein. Somit sind diese in der Lage, direkten Zugriff auf eine große Anzahl von Netzen bereitzustellen. Durch die Verwendung von DIOS-Modulen können Sie die Testabdeckung zusätzlich erheblich erweitern. Die Fehlerabdeckungsanalyse von JTAG ProVision zeigt Ihnen die erreichbare Testbarkeit und Ihre aktuelle Abdeckung.

Sehr wenig. Boundary-Scan trägt zum Eliminieren oder Verringern der erforderlichen Testpunkte auf einer Baugruppe bei und kann zur Einsparung von Platz und zu einem einfacheren Layout führen. Der erforderliche Platz zum Hinzufügen der passiven Bauteile für z.B. die TAP-Terminierung und des TAP-Steckers wird häufig durch die Verringerung der Testpunkte ausgeglichen. Weitere Informationen finden Sie in den DFT-Broschüren von JTAG Technologies. JTAG ProVision

Service und Unterstützung

Wir bieten Ihnen Schulungen für Ihre jeweiligen Anforderungen. Zum Erlernen der primären Entwicklungs-Tools JTAG ProVision und JTAG Visualizer benötigen Sie einen oder zwei Tage, sofern Sie mit PCs und den Grundlagen der Baugruppenprüfung vertraut sind. Die Schulung zur Verwendung der Produktions-Tools (z. B. PSA), erfordert einen halben Tag, einschließlich der Verwendung der Diagnose-Software. Weitere Informationen zu Schulungen.

Alle Kunden mit einem Wartungsvertrag erhalten regelmäßige, kostenlose Updates. JTAG ProVision steht z.B. kostenlos allen Benutzern zur Verfügung die Lizenzen früherer Entwicklungs-Tools und einen gültigen Wartungsvertrag haben. Neben kostenlosen Updates haben Kunden mit einem Wartungsvertrag Zugriff auf die eingeschränkten Bereiche unserer Website.

Wenden Sie sich an uns, wenn Sie weitere Informationen zur Softwarewartung benötigen.

Wir verfügen über werkseitig geschulte FAEs in allen Teilen der Welt (allein neun in Nordamerika) die Ihnen per E-Mail und Telefon zur Verfügung stehen. In der Regel wird Ihnen je nach Nähe ein FAE zugewiesen. Dieser FAE kann auf das gesamte Support-Team zurückgreifen. Siehe hierzu auch unsere Service-Seite.

JTAG ProVision

Für den TAP-Anschluss existiert kein Standard.Wir empfehlen jedoch die Verwendung eines konsistenten Ansatzes in allen Ihren Entwürfen mit ausreichenden Leitern für Ihre Anforderungen. Wir empfehlen drei verschiedene Steckertypen (10, 14 und 20 Pole), je nach Anwendung. Weitere Informationen finden Sie in der DFT-Broschüre.

JTAG ProVision ist vollständig kompatibel mit dot6. Die Generatoren erkennen automatisch 1149.6-kompatible BSDL-Dateien und entwickeln die erforderlichen Tests zur Überprüfung aller prüfbaren Anschlüsse: AC- und DC-gekoppelt, mit einem Ende und differenziell bzw. Kombinationen davon. Außerdem bietet ProVision eine umfassende Diagnose in englischer Sprache für dot6-Fehler.

JTAG ProVision unterstützt eine breite Palette von NOR- und NAND Flash-Bausteinen nahezu aller großen Hersteller. Die Software umfasst eine Bibliothek mit Modellen Tausender Bausteine, und wir aktualisieren dieses Bibliothek fortlaufend, wenn neue Bausteine auf den Markt kommen. Wir unterstützen außerdem zahlreiche Bausteine mit integriertem Flash von Anbietern, wie Texas Instruments, ST Micro und Freescale Semiconductor.

Nahezu alle kommerziellen EDA-Systeme erzeugen Netzlisten, die in JTAG ProVision importiert werden können. Wird ein spezielles Netzlistenformat nicht unterstützt wenden Sie sich an JTAG Technologies, damit dies behoben werden kann.

JTAG ProVision ermöglicht das Ändern von Einstellungen mit dem Net Explorer. Die grafischen Hilfstexte zeigen Ihnen sofort die Details für alle Netze oder Knoten.

JTAG ProVision umfasst eine große Anzahl von Modellen für Nicht-BScan-Bausteine, wenn die Software von JTAG Technologies ausgeliefert wird. Weitere Modelle können mit dem ProVision-Modelleditor erstellt werden oder Sie erhalten das Modell auf Anfrage von JTAG Technologies. Außerdem lassen sich IBIS-Modelle (Input/Output Buffer Information Specification) leicht in ProVision importieren.

JTAG ProVision (ab CD10) beinhaltet Möglichkeiten zum Import von mit JTAG Classic erstellten Design-Dateien. Sobald diese importiert sind, lässt sich das Design ganz normal mit JTAG ProVision aktualisieren und bearbeiten. Durch die zusätzlichen Funktionen von JTAG ProVision sind auch komplexe Änderungen in Projekten möglich, die ursprünglich mit den Classic-Tools entwickelt wurden.

JTAG Visualizer

Bei der Platinen- und Testentwicklung können die Ingenieure Visualizer zur Darstellung von Fortschritten bei der Testfähigkeit ihres Entwurfs verwenden. Die Software zeigt ihnen im Schaltplan, welche Teile der Baugruppe mit Boundary-Scan getestet werden können und welche nicht. Dann können sie proaktive Maßnahmen ergreifen, um die Defizite zu beheben, bevor das erste Layout erstellt wird. Damit kann Visualizer viel Zeit und Geld einsparen, da unnötige Layout-Zyklen vermieden werden.

Die zweite große Anwendung von Visualizer liegt im Reparaturbereich, wenn ein Boundary-Scan-Test einen Platinenfehler erkannt hat. Visualizer trägt zur Beschleunigung der Reparatur bei und verringert den Einsatz von Papier, da in der Zeichnung und im Layout der Fehler angezeigt wird.

Für die Schaltplandarstellung mit JTAG Visualizer stehen Extraktoren für Cadence (OrCAD), Mentor (alle Plattformen) und Zuken CR-5000 zur Verfügung. Layout-Extraktoren gibt es für Cadence Allegro, Mentor (alle Plattformen), Zuken CR-5000 und das Cadif-Format, sowie für Altium P-CAD, DDE Supermax ECAD und Intercept Pantheon. Weitere sind geplant.

Lizenzierung

Sie können entweder einen Hardwareschlüssel (Dongle) verwenden, um Ihre Softwarelizenz zu steuern, oder Ihre Lizenz der MAC ID des Computers zuweisen, auf dem die Software verwendet wird. Der Hardwareschlüssel steht als USB- oder Parallelportdongle zur Verfügung.

Lizenzen für Systeme mit Dongle sind permanent. Lizenzen für MAC-Lizenzen werden jährlich kostenlos verlängert.

Produktion

Alle JTAG-Test und Programmieranwendungen können von all unseren PIP (Produktionsintegration) Softwarepaketen ausgeführt werden. Es gibt PIP-Versionen für National Instruments LabVIEW, LabWindows und TestStand, sowie für die Integration in Visual Basic und DLL C/C++-basierten Programmen.

Die Parteien, Sie oder Ihr Vertragsfertiger, können die Tests mit JTAG ProVision vorbereiten. Falls Sie diese Aufgabe übernehmen stellen Sie dem Fertiger die von Ihnen vorbereiteten Tests zur Verfügung. Soll der Fertiger die Testvorbereitung übernehmen, stellen Sie Ihre BSDL Files und die Netzlisten zur Verwendung mit ProVision zur Verfügung.

Sie benötigen mindestens eines der Softwarepakete für die Produktion, PSA für eine eigenständige Boundary-Scan-Station, eines der Produktions-Integrationspakete, PIP zum Hinzufügen von Boundary-Scan zu einer vorhandenen Testplattform, oder eines der Symphony-Systeme, wenn Sie Boundary-Scan in einen IC-Tester oder in ein Flying Probe-System integrieren möchten.
Falls Sie sich für PSA oder PIP entscheiden, benötigen Sie auch einen Boundary-Scan-Controller. Die Art des Controllers variiert je nachdem, wie Sie diesen mit Ihrem Testsystem verbinden (PCI oder USB sind z. B. zwei Optionen) und welche Art von Boundary-Scan-Anwendungen Sie ausführen möchten. Die Symphony-Systeme beinhalten auch die Hardware.

Hardware

Der Abstand zwischen QuadPOD und der zu prüfenden Baugruppe hängt von der Frequenz des Testtakts und bestimmten Merkmalen des Prüflings ab. Bei einer TCK Frequenz von 10 MHz liegt die zulässige Distanz bei ca. 8 m Flachbandkabel. Bei 1 MHz beträgt die Reichweite 100 m. Bei den meisten Anwendungen, darunter die Ausführung von Systemtests in einer Umweltkammer, ist die Distanz kein begrenzender Faktor. Darüber hinaus sind Verlängerungen verfügbar, wenn Bedarf an einer ungewöhnlich großen Distanz zur getesteten Platine besteht.

Wir bieten auch ein Produkt an, das nahezu unbegrenzte Entfernungen zum Ziel ermöglicht, den TapCommunicator. Dieses System verwendet ein vorhandenes Netzwerk, wie z.B. das Intranet Ihres Unternehmens, um eine Verbindung über sehr große Entfernungen sicherzustellen.

Die Feldrückläufer unserer Controller sind extrem gering. Aktuell wurden mehr als 6.500 Controller ausgeliefert. Davon sind einige bereit mehr als 20 Jahre in Betrieb und es wurden weniger als 1% zur Reparatur eingeschickt.

Reparaturstation

Die Mindestanforderung wäre BSD, unsere Boundary Scan Diagnosesoftware. BSD greif auf den Fault Report zu, welcher während des Tests  der Leiterplatte erstellt wird, analysiert diesen und erstellt einen BSD Report auf Pinebene. Durch das Einlesen des Barcodes/Seriennummer ist eine eindeutige Zuweisung zwischen Fehlerreport und Prüfling möglich. Um die Fehlerursache schnell beheben zu können bietet unserer Visualizer die Möglichkeit der grafischen Darstellung in Schaltplan und Layout.