JTAG Technologies

We are boundary scan.

CoreCommander

Trotz der großen Anzahl von  ICs mit JTAG (IEEE Std. 1149.1) Boundary Scan Registern (BSR), gibt es eine signifikante Anzahl von Mikroprozessoren und DSPs mit unzulänglichen oder ohne Boundary Scan Register. CoreCommander Micro greift bei diesen Bausteinen auf den On-Chip Debug Mode zurück und erhält somit die Möglichkeit auf die Access Ports des Controllers und die eingebundenen internen Peripheriecontroller zuzugreifen und „Kernel gesteuerte“ Tests auszuführen. Ähnliche Vorgehensweise wurde beim Einsatz von Fiel Programmable Gate Arrays (FPGAs) umgesetzt. Der Testingenieur kann über das JTAG Interface direkt auf die internen Ressourcen des Gate Arrays zugreifen. Unser CoreCommander FPGA Modul enthält ein Translater Interface, welcher es erlaubt, über unsere JTAG Hardware, die Kontrolle des embedded IP Cores, über das entsprechende Bus Interface (z.B. Wishbone, Avalon usw.), zu übernehmen.

  • Zugriff, über die JTAG Schnittstelle, auf Prozessoren und FPGAs unter Verwendung von Core Debug Access oder Embedded Logik.
  • Unterstützt die beliebtesten Cores & FPGAs
  • Ermöglicht „At-Speed“ Cluster Tests und Flash Applikationen

Product tabs

Vorteile

Vorteile

  • Bietet neue Möglichkeiten neben dem Zugriff über die Boundary Scan Register.
  • Erlaubt Zugriff auf Bausteine die nicht IEEE 1149.1 kompatible sind
  • Unterstützt die beliebtesten Cores & FPGAs (ARM, PPC usw.)
  • Erstellte Programme können unter der Programmiersprache Python ausgeführt werden
  • Kostengünstige Lösung auf dem Markt