Quasi ventenne e ancora in crescita: JTAG Boundary-Scan IEEE 1149.1

Lo standard IEEE 1149.1 ha resistito alla prova del tempo. E' servito come tecnologia di test inclusa in migliaia di circuiti integrati, ha costituito la struttura di collaudo e programmazione su sistema di una miriade di progetti e continua a espandersi in nuove aree applicative. Pubblicato nel 1990 come meccanismo di test dei circuiti digitali per superare la prevista mancanza di punti di accesso associata ai circuiti elettronici ad alta densità,  lo standard "punto1" ha stato aggiornato due volte mantenendo la sua struttura originaria intatta. Le specifiche definiscono la porta di collaudo TAP (Test Access Port), una macchina a stati finiti chiamata il "controller TAP", che è realizzata all'interno del circuito integrato, il Registro Istruzione e un certo numero di Registri Dati.

Associato alle specifiche vi è il linguaggio BSDL (Boundary-scan Descriptive Language), che definisce la sintassi usata per descrivere come è realizzato il chip e quali sono le operazioni che possono essere eseguite.  I più robusti controllori di sintassi del settore sono basati sugli strumenti di sviluppo di JTAG Technologies e il nostro prodotto BSDL Verifier va ancora oltre:  confronta un chip reale con il suo file BSDL per essere sicuri che i due  siano coerenti.  BSDL Verifier può persino generare il file BSDL a partire dal chip.

Vuoi altri dettagli? Scarica una copia della brochure informativa BSDL Verifier.

Contattaci.

Tutorials:

Click this picture for an audio-visual boundary scan tutorial for JTAG / boundary scan implementation at IC level.

Click this picture for an audio-visual boundary scan tutorial for PCB boundary scan applications.