Prendi il controllo dei tuoi clock

Massimizza la tua copertura del test! Assicurati che i tuoi dispositivi di memoria sincroni siano collaudabili prevedendo il controllo boundary-scan dei segnali di clock. E non dimenticarti del dispositivo di distribuzione del clock che potrebbe avere un PLL interno che va scavalcato. Per altri suggerimenti sulla progettazione per la collaudabilità richiedi subito una copia del nostro manuale divulgativo sulla DFT (Design For Testability).